OSDN -- オープンソース・ソフトウェアの開発とダウンロード

CSV-Verilog Maker IIのニュース RSS

2003-12-01

ハードウエアをExcelで設計するツール
2003-12-01 20:56 (by sky_seeker99)

sourceforge.jpで初めてリリースします。
RTL設計者は一度、このツールを使ってみて下さい。
今までの設計概念がすべてひっくり返ります。
恐らく今まで１日かかっていた作業が１時間で終わります。
初めは是非、トップの接続リストだけでも使用してみて下さい。

最終更新: 2003-12-01 20:56
年ごとのアーカイブ
2003 / 2004 / 2005