覆われている Verilog 設計とから生成された VCD/LXT/FST ダンプファイルをデザインし、他のカバレッジ ファイルとマージまたはコードカバレッジ レポートを作成するために使用することができますカバレッジ ファイルを生成するに読み取り、Verilog コード カバレッジ ユーティリティです。カバーもインタラクティブなカバレッジの検出を許可するカバレッジ ファイルで読み取る GUI カバレッジ レポート ユーティリティ含まれています。覆われたによって測定されるカバレッジの領域: FSM の状態/状態遷移とアサーションのカバレッジとの組合せロジック、メモリ トグル行。
